

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-244582
(43)Date of publication of application : 19.09.1997

(51)Int.CI. G09G 3/36
G02F 1/133


(21)Application number : 08-045691 (71)Applicant : FUJI ELECTRIC CO LTD
(22)Date of filing : 04.03.1996 (72)Inventor : KOBAYASHI HIDETO

(54) LIQUID CRYSTAL DISPLAY CONTROL DRIVING CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To simply display double height size characters on a liquid crystal panel without increasing the ROM capacity which stores the character patterns of a liquid crystal controller/driver IC.

SOLUTION: If a control signal ts is [H] in a common driver circuit 10A in a liquid crystal controller/driver IC, analog switches 20 to 27 and 40 are turned on, switches 30 to 37 and 50 are turned off, shift registers SR1 to SR16 are synchronized to a clock CLK1, scanning data DH of one bit at [H] are transferred by every stage, scanning signals COM1 to COM16 are successively made enable one line each and a normal em character display is conducted. If the signal ts is [L], the switches 20 to 27 and 40 are turned off, the switches 30 to 37 and 50 are turned on, shift registers SR2 to SR15 transfer the data DH at two stage pitches by every two stages, scanning signals COM2 to COM15 are made enable at two line pitches by every two lines and double height size characters are displayed at the center of the panel.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

This Page Blank (uspto)

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-244582

(43)公開日 平成9年(1997)9月19日

(51) Int.Cl. ⁶ G 0 9 G 3/36 G 0 2 F 1/133	識別記号 5 4 5	庁内整理番号 F I G 0 9 G 3/36 G 0 2 F 1/133	技術表示箇所 5 4 5
------------------------------------------------------------	---------------	------------------------------------------------	-----------------

審査請求 未請求 請求項の数4 O.L (全8頁)

(21)出願番号 特願平8-45691

(22)出願日 平成8年(1996)3月4日

(71)出願人 000005234

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 小林 英登

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内


(74)代理人 弁理士 山口 延

(54)【発明の名称】 液晶表示制御駆動回路

(57)【要約】

【課題】液晶パネルへの縦倍角の文字表示を液晶コントローラ/ドライバICの文字パターンを記憶するROM容量を増さずに簡単に行う。

【解決手段】液晶コントローラ/ドライバIC内のコマンドドライバ回路10Aにて、制御信号t.sが「H」の場合、アナログスイッチ20～27, 40はオン、30～37, 50はオフとなり、シフトレジスタSR1～SR16はクロックCLK1に同期し、1ビットのHの走査データDHを1段ずつ転送し、走査信号COM1～COM16は1本ずつ順送りにイネーブルとなり通常の全角の文字表示が行われる。制御信号t.sが「L」の場合、アナログスイッチ20～27, 40はオフ、30～37, 50はオンとなり、シフトレジスタSR2～SR15は走査データDHを2段ずつ2段ピッチで転送し、走査信号COM2～COM15は2本ずつ2本ピッチでイネーブルとなり、液晶パネルの中央に縦倍角の文字表示が行われる。



【特許請求の範囲】

【請求項1】縦方向に走り横方向に並設された複数のセグメント線と、横方向に走り縦方向に並設された複数の走査線との交差部に画素を持ち、複数行の全角文字を表示し得る液晶パネルの各走査線を、走査線の配列の先頭から末尾までクロックに同期して順番に1本ずつイネーブルに駆動することをフレーム周期毎に繰返す走査線駆動手段を備え、

各セグメント線を表示すべきデータに応じて駆動し、液晶パネルに前記の全角文字の表示を行わせる液晶表示制御駆動回路において、

縦倍角文字表示の指令に基づいて、走査線の配列の少なくとも1又は複数行の縦倍角文字の表示可能な区間の先頭から末尾まで、前記クロックに同期して、互いに隣接する走査線を2本ずつ、且つ2本のピッチで順番にイネーブルに駆動する縦倍角走査線駆動手段に備えたことを特徴とする液晶表示制御駆動回路。

【請求項2】請求項1に記載の液晶表示制御駆動回路において、

前記走査線駆動手段は、夫々各走査線に対応し、且つ順次縦に接続された段別シフトレジスタからなり、各段別シフトレジスタが前記クロックに同期して1段ずつ、対応する走査線をイネーブル駆動するためのイネーブル出力を転送するようなシフトレジスタを備えるものであり、前記縦倍角走査線駆動手段は前記指令に基づいて少なくとも前記区間の走査線に対応する前記シフトレジスタの各段別シフトレジスタを縦の2段ずつ、且つ2段ピッチに区分し、且つこの各区分された対の段別シフトレジスタが、順次前記クロックに同期して同時にイネーブル出力を次段の区分された対の段別シフトレジスタに転送するように回路を切換える切換手段を備えたものであることを特徴とする液晶表示制御駆動回路。

【請求項3】請求項2に記載の液晶表示制御駆動回路において、

前記段別シフトレジスタの区分を走査線の配列の先頭から所定の位置までの走査線（以下この区間の走査線を無効化対象走査線という）以降の走査線に対応する段別シフトレジスタに対して行うようにし、さらに前記指令に基づいて前記無効化対象走査線をデイスイネーブルに駆動する手段と、同じく前記指令に基づいて無効化対象走査線に対応する段別シフトレジスタのデータの転送をバイパスする手段とを備えたことを特徴とする液晶表示制御駆動回路。

【請求項4】請求項1ないし3のいずれかに記載の液晶表示制御駆動回路において、ICからなることを特徴とする液晶表示制御駆動回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は液晶パネル（LCD

パネルとも呼ぶ）を制御駆動する液晶コントローラ／ドライバICなどの液晶表示制御駆動回路、特に表示データを変えることなく、低コストの構成でその表示データの全角表示と縦倍角表示とを切換える機能を備えた液晶表示制御駆動回路に関する。

【0002】なお、以下各図において同一の符号は同一もしくは相当部分を示す。

【0003】

【従来の技術】図4は12桁2行表示の従来の液晶パネルの表示機能部の構成例を示す。同図において1は画素が縦、横ドットマトリクス状に配置された液晶パネル、2は液晶パネル1の表示制御駆動を行う液晶コントローラ／ドライバICである。この例では液晶パネル1は縦方向に走り横方向に並設された60本のセグメント線（データ線ともいう）SEG1～SEG60と、横方向に走り縦方向に並設された16本のコモン線（走査線ともいう）COM1～COM16との各交差部に夫々1ドットの画素を備えている。

【0004】そしてLCDコントローラ／ドライバIC2は、図外のMPUからコントロール信号3やデータ信号4を受取り、ドットマトリクス状の液晶パネル1の縦方向に並ぶ各1列の画素トッドを連ねる12（桁）×5（ドット／桁）=60本のセグメント線SEG1～SEG60に表示内容に対応する表示データ信号（つまり表示対象画素をイネーブルに、非表示対象画素をデイスイネーブルに駆動する信号）を出力すると共に、同じく液晶パネル1の横方向に並ぶ各1行の画素ドットを連ねる2（文字行）×8（ドット／文字行）=16本の走査線COM1～COM16に夫々その走査線上の画素を表示が可能なよう駆動する走査信号を出力し文字を表示する。

【0005】図5は図4の文字フォント表示マトリクスの構成を示す。1文字は横5×縦7ドットで構成されるため、走査線は7本使用する。さらに、カーソル用表示として走査線を1本必要とするので、文字を1行表示するためには、合計8本の走査線が必要となる。従って文字の16桁2行表示の場合は、上述のように走査線はCOM1～COM16の16本使用することになる。

【0006】図6は図4の液晶コントローラ／ドライバIC内に設けられた、液晶パネル1の走査線COM1～COM16を駆動するコマンドライバ回路10の構成例を示す。図6においてSR（SR1～SR16）は全体として走査線COM1～COM16に対応する段数（つまり16段）を持ち、共通のクロックCLK1に同期して1ビットの走査データDHを順次シフトするシフトレジスタで、縦に接続されてこのシフトレジスタSRはDフリップフロップからなる。

【0007】また、LS（LS1～LS16）は夫々各段別シフトレジスタSR1～SR16の出力する矩形波

パルス（データ）のレベルをシフトするレベルシフタ、SW（SW1～SW16）は夫々レベルシフタLS1～LS16の出力する矩形波パルス電圧を入力すると共に、別に+3V, -3Vの各電源電圧を入力して、これらの入力電圧を切換え、走査線COM1～COM16を駆動する走査信号COM1～COM16を生成するアナログスイッチである。

【0008】図7は図6の回路の動作説明用の信号波形図である。即ち図7において、(1)はクロックCLK1を示し、(2)はシフトレジスタSR1の1段目の段別シフトレジスタSR1に入力される走査データDHを示し、(3)の実線と点線の各波形は夫々段別シフトレジスタSR1とSR2の出力を示し、(4)の実線と点線の各波形は夫々段別シフトレジスタLS1とLS2の出力を示し、(4)の実線と点線の各波形は夫々アナログスイッチSW1とSW2の出力（つまり走査信号COM1とCOM2）を示す。

【0009】図7(1)のクロックCLK1は1水平走査周期THに相当する周期で出力される。そしてこの例では $16 \times TH$ の期間（この期間は一般にフレーム周期と呼ばれる）にCOM1からCOM16までの16本の走査線の夫々前半の駆動が行われ、続く $16 \times TH$ の期間に同じく16本の走査線COM1～COM16の夫々後半の駆動が行われて、1画素分の水平走査（=1垂直走査）が完了する。即ちフレーム周期=垂直走査周期TVの半周期TV/2= $16 \times TH$ の関係にある。

【0010】1段目のシフトレジスタSR1の入力端子Dに入力される図7(2)の走査データDHはクロックCLK1の1発目（“1”で示される）の立上りによって読込まれ、段別シフトレジスタSR1の出力端子Qには図7(3)の実線波形に示すように基底0V, ピーク値+5Vでパルス巾がTHに等しい矩形波パネルが表れる。レベルシフタLS1は図7(3)の実線の矩形波パルスを入力して図7(4)の実線波形に示す基底-5V, ピーク値+5Vの矩形波パルスに変換する。

【0011】アナログスイッチSW1は図7(5)の実線波形に示すように走査信号COM1として当初ディスイネーブルの+3Vを出力しているが、レベルシフタLS1の図7(4)の矩形波パルスを入力すると、この矩形波パルスの入力期間（THに等しい）、出力走査信号COM1をイネーブルの+5Vとする。こののちはアナログスイッチSW1は当該の垂直走査半周期TV/2の終りの時点まで走査信号COM1をディスイネーブルの-3Vとする。

【0012】次の垂直走査半周期では、図7(2)～(5)の実線波形に示すように、再び段別シフトレジスタSR1には先の垂直走査半周期と同様に走査データDHが入力され、段別シフトレジスタSR1及びレベルシフタLS1は先の垂直半周期と同様な波形の出力を発生するが、アナログスイッチSW1は走査信号COM1の

イネーブルの出力を-5V, 以後のディスイネーブルの出力を+3Vとする。つまり走査信号COM1の後の垂直走査半周期の波形は先の垂直走査半周期の波形を正逆反転した交流波形となる。

【0013】以上は走査信号COM1に関わる各信号波形について述べたが、走査信号COM2に関わる各信号波形、つまり2段目のシフトレジスタSR2, レベルシフタLS2, アナログスイッチSW2の夫々の出力波形は、夫々図7(2)～(5)の点線波形のように対応する実線の波形に対し、水平走査周期THだけ位相が遅れた波形となる。同様にして走査信号COM3～COM16に関わる各信号波形も図7の各対応する点線の波形から順次、水平走査周期THずつ位相が遅れた波形となる。

【0014】アナログスイッチSW1～SW16の出力、つまり走査信号COM1～COM16が+5V及び-5Vとなる期間は、夫々当該の走査線（共通線）COM1～COM16上の画素ドットの表示を可能とする（イネーブルの）期間であり、このイネーブルの走査線と、セグメント線（データ線）SEG1～SEG60のうち、表示データの出力に基づき駆動信号（データ信号）がイネーブル（表示指定）となっているセグメント線との交差部にある画素ドットの表示が行われることとなる。

【0015】

【発明が解決しようとする課題】ところで近時PHS等小型で且つ文字表示が望まれる装置が増加しているが、このような装置に設け得る表示装置の有効表示面積は当然極めて小さなものとなる。このため時に表示文字の視認性を高めることが望まれる。このためには全角表示文字を縦倍角表示すればよいが、縦倍角表示を行うには表示データを縦倍角の表示データとするために通常、全角表示の文字パターンと別に縦倍角の文字パターンを液晶コントローラ／ドライバIC中のROM内に用意する必要があり、コスト増を招くという問題がある。

【0016】そこで本発明は、低コストで且つ容易に液晶パネルの縦倍角表示を可能とし、有効表示面積が極めて小さい液晶表示装置であっても、表示データの視認性を向上させ得る液晶表示制御駆動回路を提供することを課題とする。

【0017】

【課題を解決するための手段】前記の課題を解決するために、請求項1の液晶表示制御駆動回路は、縦方向に走り横方向に並設された複数のセグメント線（SEG1～SEG60など）と、横方向に走り縦方向に並設された複数の走査線（COM1～COM16など）との交差部に画素を持ち、複数行（例えば2行）の全角文字を表示し得る液晶パネル（1）の各走査線を、走査線の配列の先頭（SEG1）から末尾（SEG16）までクロック（CLK1）に同期して順番に1本ずつイネーブルに駆

動することをフレーム周期 (TV/2) 毎に繰返す走査線駆動手段 (コマンドライバ回路10A) を備え、各セグメント線を表示すべきデータに応じて駆動し、液晶パネルに前記の全角文字の表示を行わせる液晶表示制御駆動回路 (液晶コントローラ/ドライバIC2A) において、縦倍角文字表示の指令に基づいて (縦倍角表示モードデコード回路6を介し制御信号tsを「L」とし)、走査線の配列の少なくとも1又は複数行の縦倍角文字の表示可能な区間の先頭から末尾まで、前記クロックに同期して、互いに隣接する走査線を2本ずつ、且つ2本のピッチで順番にイネーブルに駆動する縦倍角走査線駆動手段を備えたものとする。

【0018】また請求項2の液晶表示制御駆動回路では、請求項1に記載の液晶表示制御駆動回路において、前記走査線駆動手段は、夫々各走査線に対応し、且つ順次縦続に接続された段別シフトレジスタ (SR1～SR16) からなり、各段別シフトレジスタが前記クロックに同期して1段ずつ、対応する走査線をイネーブル駆動するためのイネーブル出力を転送するようなシフトレジスタ (SR) を備えるものであり、前記縦倍角走査線駆動手段は前記指令に基づいて少なくとも前記区間の走査線に対応する前記シフトレジスタの各段別シフトレジスタを縦続の2段ずつ、且つ2段ピッチに区分し、且つこの各区分された対の段別シフトレジスタが、順次前記クロックに同期して同期にイネーブル出力を次段の区分された対の段別シフトレジスタに転送するように回路を切換える切換手段 (アナログスイッチ21～27, 31～37など) を備えたものであるようにする。

【0019】また請求項3の液晶表示制御駆動回路は、請求項2に記載の液晶表示制御駆動回路において、前記段別シフトレジスタの区分を走査線の配列の先頭から所定の位置までの走査線 (以下この区間の走査線を無効化対象走査線といふ) 以降の走査線に対応する段別シフトレジスタに対して行うようにし、さらに前記指令に基づいて前記無効化対象走査線をデイスイネーブルに駆動する手段 (アナログスイッチ40, 50など) と、同じく前記指令に基づいて無効化対象走査線に対応する段別シフトレジスタのデータの転送をバイパスする手段 (アナログスイッチ20, 30など) とを備えたものとする。

【0020】また請求項4の液晶表示制御駆動回路は、請求項1ないし3のいずれかに記載の液晶表示制御駆動回路において、ICからなるようにする。即ち本発明の作用は、16本の走査線COM1～COM16に対する走査信号を発生する液晶コントローラ/ドライバIC内のシフトレジスタのデータ転送において、縦倍角表示の場合にはデータを2ビット単位で転送し、且つ転送開始位置が2段目と3段目のシフトレジスタよりデータ転送を開始するように、シフトレジスタにデータ転送切換用の付加回路を設けるものである。

【0021】

【発明の実施の形態】図1は本発明の一実施例としてのコマンドライバ回路10Aの構成を示し、この図は図6に対応するものである。図1においては図6に対し制御信号tsによってオン/オフするアナログスイッチ20～27, 30～37, 40及び50が新設されている。

【0022】ここでアナログスイッチ20はシフトレジスタSR1とSR2のデータの夫々出力端子Qと入力端子Dの間に挿入されている。またアナログスイッチ21, 22, 23, 24は夫々、偶数段目のシフトレジスタSR2, SR4, SR6, SR8, SR10, SR12, SR14のデータ出力端子Qと、この各シフトレジスタの次段の奇数段目のシフトレジスタSR3, SR5, SR7, SR9, SR11, SR13, SR15 (但しSR5は図示されていない) のデータ入力端子Dとの間に挿入されている。

【0023】次にアナログスイッチ30はシフトレジスタSR1への入力データをシフトレジスタSR2へバイバス入力するバイパス路に挿入されている。またアナログスイッチ31, 32, 33, 34は夫々、偶数段目のシフトレジスタSR2, SR4, SR6, SR8, SR10, SR12, SR14への入力データをこの各シフトレジスタの次段の奇数段目のシフトレジスタSR3, SR5, SR7, SR9, SR11, SR13, SR15へバイバス入力するバイパス路に挿入されている。

【0024】またアナログスイッチ40はシフトレジスタSR1のデータ出力端子QとレベルシフタLS1のデータ入力端子INとの間に挿入され、アナログスイッチ50はレベルシフタLS1のデータ入力端子INとグラウンドGND (0V電位) との間に挿入されている。図1の回路では、制御信号tsは全角表示の場合は「H」、縦倍角表示の場合は「L」とする。また、このコマンドライバ回路10Aへ入力する走査データDHは図6と同じ信号とする。

【0025】図1の動作を説明すると、制御信号tsを「H」とした場合、アナログスイッチ20～27, 40はオン、且つアナログスイッチ30～37, 50はオフとなり、図1は図6と同等の回路になり、従来と同様の全角表示における走査の動作を行う。次に制御信号tsを「L」とした縦倍角表示動作を説明する。

【0026】図2(1)～(7)はこのときの図1の回路の動作説明用の信号波形図である。即ち図2(1)はクロックCLK1、同図(2)は走査データDH、同図(3)は1段目シフトレジスタSR1の等価出力 (=レベルシフタLS1の入力)、同図(4)は2段目シフトレジスタSR2の出力、同図(5)は3段目シフトレジスタSR3の出力、同図(6)は4段目シフトレジスタSR4の出力、同図(7)は5段目シフトレジスタSR5の出力の夫々の波形を示す。

【0027】制御信号tsを「L」とした場合、アナログスイッチ20～27, 40はオフ、且つアナログスイッチ30～37, 50はオンとなり、1段目のシフトレジスタSR1の等価出力、つまりレベルシフタLS1の

入力端子INは、図2(3)に示すように、常時、「L」=0Vに保持され、アナログスイッチSW1の出力、即ち走査信号COM1は常時ディスイネーブルに保持される。即ちこの例ではフレーム周期TV/2毎に+3Vと-3Vとに交番する波形を繰返す。

【0028】またこの場合、走査データDHは2段目と3段目のシフトレジスタSR2とSR3に同時に入力され、図2(4)、(5)に示すように、1発目のクロックCLK1(図2の“1”で示される)の立上りによって読み込まれ、出力される。従って、走査信号COM2とCOM3は同時にイネーブルとなり、同一の表示データに基づきイネーブルの信号で駆動されるセグメント線(データ線)と走査線COM2, COM3との交差部の画素ドットは同時に表示される。

【0029】同様に前記シフトレジスタSR3の出力は4段目と5段目のシフトレジスタSR4とSR5に同時に入力され、図2(6)、(7)に示すように2発目のクロックCLK2(図2の“2”で示される)の立上りによって読み込まれ、出力される。従って走査信号COM4とCOM5は同時にイネーブルとなり、同一の表示データに基づきイネーブルの信号で駆動されるセグメント線と走査線COM4, COM5との交差部の画素ドットは同時に表示される。

【0030】以下同様に偶数番目のシフトレジスタとその次段の奇数番目のシフトレジスタとが対になって、SR14とSR15の対まで2段ずつ走査データを順次シフトし、これにより対応する偶数番目の走査線とその次段の奇数番目の走査線の対を、走査線COM14とCOM15の対まで順番にイネーブルとなり、走査線COM2からCOM15間に縦2×7ドットの縦倍角の文字表示が行われる。

【0031】図3は本発明に基づく液晶パネルの表示機能部の要部構成と縦倍角文字表示の実施例を示し、この図は図4に対応している。図3においては予めデータ信号4とコントロール信号3中のリードライト信号R/Wにより表示すべき文字データが液晶コントローラ/ドライバIC2A中の図外のRAMに書込まれたのち、縦倍角表示モードを指定するデータ信号4がドライバIC2Aに与えられ、コントロール信号3中のイネーブル信号Eがイネーブルになると、ドライバIC2A中の縦倍角表示モードデコード回路6はこのデータ信号4を解読し、コマンドライバ回路10Aに対する制御信号tsを「L」とし、これによりコマンドライバ回路10Aは前述した縦倍角表示の走査を行う。

【0032】図1の回路で縦倍角表示を行った場合、1段目のシフトレジスタSR1の等価出力データを「L」固定にして、2段目と3段目のシフトレジスタSR2, SR3よりデータ転送を開始することで、文字が液晶パネル1の中央で表示されることになる。また、フレーム周期TV/2も全角表示の場合と縦倍角表示の場合で同

じ16発のクロック信号CLK1で定まるため、液晶パネルの動作デューティも1/16と変わらないことにより、液晶パネルの表示コントラストにも影響を及ぼすことはない。また、制御信号tsは、図外のMPUからのデータ信号を受けて、LCDコントローラ/ドライバIC2Aがそのデータ信号を解読して出力するので、全角表示と縦倍角表示をMPUの出力データ信号に応じて自由に切換えることができる。

【0033】

【発明の効果】本発明によればコマンドライバ回路のシフトレジスタのデータ転送を制御記号に応じてオン/オフするアナログスイッチを介して1段ずつ走査データを転送する全角文字表示モードと、同じ走査データを2段ずつ2段ピッチで転送する縦倍角表示モードとに切換得るようとしたので、液晶コントローラ/ドライバIC内のキャラクタジェネレータのROM容量を増加する必要なく低コストで文字の縦倍角表示を行うことができる。これによりPHSなどの有効表示面積が極めて小さい表示装置であっても、MPUの命令を受けてLCDコントローラ/ドライバICが液晶表示を縦倍角表示することで、容易に表示パターンの認識性を向上させることができる。また、縦倍角表示をソフト的に自由に制御することができる。

【図面の簡単な説明】

【図1】本発明の一実施例としてのコマンドライバ回路の構成図

【図2】図1の動作説明用の信号波形図

【図3】本発明の一実施例としての液晶パネルの表示機能部の要部の構成と文字表示を示す図

【図4】図3に対応する従来の図

【図5】液晶パネルにおける文字の通常のドットマトリクス表示の構成図

【図6】図1に対応する従来のコマンドライバ回路の構成図

【図7】図6の動作説明用の信号波形図

【符号の説明】

1 液晶パネル(LCDパネル)

2A 液晶コントローラ/ドライバIC

3 コントロール信号

E イネーブル信号

4 データ信号

6 縦倍角表示モードデコード回路

ts 制御信号

10A コマンドライバ回路

SR(SR1～SR16) シフトレジスタ

LS(LS1～LS16) レベルシフタ


SW(SW1～SW16) アナログスイッチ

20～27, 30～37, 40, 50 アナログスイッチ


CLK1 クロック

DH	走査データ	タ線, 表示データ信号
COM (COM1~COM16)	コモン線, 走査線,	TV/2 フレーム周期
走査信号		TV 垂直走査周期
SEG (SEG1~SEG60)	セグメント線, デー	TH 水平走査周期


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



【図7】

